纪念我终于把cypress的iic通信弄出来了

乐哈哈yoyo

占个坑，有空了把经验整理下来。

/************分割线3.11更新**************/

1. void SendByte(uint8_t c) {
   
2.        uint8_t BitCnt = 0;
   
3.        for(BitCnt=0;BitCnt<8;BitCnt++)  /*要传送的数据长度为8位*/
   
4.        {
   
5.         delay_Nus(15);
   
6.          if(c&0x80)
   
7.             SDA=1;   /*判断发送位*/
   
8.          else           SDA=0;   
   
9.          c<<=1;
   
10.          delay_Nus(15);
    
11.          //delay_Nus(15);
    
12.          SCL=1;               /*置时钟线为高，通知被控器开始接收数据位*/
    
13.          delay_Nus(15);
    
14.          SCL= 0;
    
15.        }
    
16.        SDA = 1;//释放sda总线
    
17.        //SDA_IN;
    
18.        delay_Nus(15);//总线保持时间
    
19.        delay_Nus(15);
    
20.        SCL = 1;//给高电平时钟信号
    
21.        delay_Nus(5);
    
22.        SDA = 0;//手动给ack信号TAT!
    
23. 
    
24.        delay_Nus(15);
    
25.        delay_Nus(15);    //less for the  ack check
    
26.        SCL = 0;
    
27.        delay_Nus(15);
    
28.       }
    

复制代码

目前是用软件模拟IO时序解决的，我试过很多写IIC的函数，都是在写入八位数据之后把SDA信号拉高接收ACK信号的时候发生错误波形，用示波器抓SCL信号都不正常，就好像SCL线和其他什么东西连到一起了，不能实时相应拉高信号。
而且时序正常可以采集到正确的数据以后，还会出现每几秒钟采集到0x08、和 0xff的现象。抓到的波形如图：

红线标出来的位置SDA被拉低，但是SCL信号没有高电平，我收到的数据应该是0x11，结果变成了0x08。

最后一个时钟不见了，导致后面的一帧数据直接被NACK信号终结掉，反回了一帧0XFF。

**这个问题我用上面的代码解决掉了，办法就是在SDA拉高之后，给一个SCL高电平信号。

虽然问题解决了，但是还不知道具体原理。

记录一下。

怀疑可能是cypress的iic协议内SDA和SCL信号相互关联。

因为手册要求以固定频率读取。我现在的频率大概只有10k。

这个问题稍后下一版pcb换io口或者试用RL78的硬件IICA功能的时候再看一下。

目前采集一帧数据大概要1.3ms 相对来说比较费时。